# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

⑩ 日本国特許庁(JP)

⑪特許出願公開

### ⑩ 公 開 特 許 公 報 (A)

平4-176235

@Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成4年(1992)6月23日

H 04 L 29/06 A 63 F 9/00 9/22 H 04 L 12/44

6777-2C A G 8102-2C

> H 04 L 13/00 8020-5K 7928-5K

305

審査請求 未請求 請求項の数 1 (全 16 頁)

⑤発明の名称

ゲーム機用通信アダプタ

20特 頭 平2-304850

願 平2(1990)11月8日 @出

@発 明 者  $\mathbf{X}$ 田

京都府京都市東山区福稲上髙松町60番地 任天堂株式会社

個発 明 者 Ш 上 志

京都府京都市東山区福稲上高松町60番地 任天堂株式会社

内

勝 明 者 山野 (7)発

京都府京都市東山区福稲上高松町60番地 任天堂株式会社

任天堂株式会社

仁

京都府京都市東山区福稲上高松町60番地

1、発明の名称

の出 願 人

ゲーム機用通信アダプタ

2、特許請求の範囲

ゲームに関するデークを入出力するための第1 の接続具と送受信データを一時記憶するバッファ メモリとがそれぞれ設けられかつ他のゲーム機の ゲーム状態に関連しながらゲームを実行する複数 のゲーム機が関連的に接続され、ゲームに関する データを複数のゲーム機に送受するためのゲーム 機用通信アダプタであって、

ハウジング、

前記ハウジングに設けられかつ少なくとも第1 の端子と第2の端子と第3の端子とを含み、各ゲ ーム機の第1の接続具と接続するための複数の第 2の接統具、

前記複数の第2の接続具に相当する数のビット 数の記憶部を有し、各ピットが各第2の接続具に 含まれる第1の端子に接続されたデータ入力ポー ١.

前記複数の第2の接続具に相当する数のビット 数の記憶部を有し、各ビットが各第2の接続負に **含まれる第2の端子に接続されたデータ出力ポー** 

前記複数の第2の接続具に相当する数のビット 数の記憶部を有し、各ビットが各第2の接続具に 含まれる第3の端子に接続されたクロック出力ポ **−** ト .

前記ゲーム機とのデータ通信に使用される同一 のクロック信号を、前記クロック出力ポートの各 ビットに与えるクロッグ信号発生手段、

前記クロック信号に同期して、前記名ゲーム機 へ送信するゲームに関する送信データと各ゲーム 機から受信したゲームに関する受信データとを記 憶する送受信データー時記憶手段、

前記各ゲーム機からのビット直列の受信データ をビット並列のデータにフォーマット変換し、又 は送信すべきビット並列データをビット直列のデ ークにフォーマット変換するフォーマット変換手

前記クロック信号に同期して、前記各ゲーム俊から受信した前記データ人力ポートのデータのうちピット対応のデータを前記フォーマット変換手段によってフォーマット変換された後、前記送受信データー時記憶手段へ審込む受信データ普込手段、および

前記クロック信号に同期して、前記送受信データー時記憶手段に記憶されている送信デークを認いると信ぎられている送信が、といるとはいるとはでいるとはでいるとはでいるというない。 時記は手段に記憶されている送信データを読がして前記フォーマット変換手段にピット対応の出っ クにフォーマット変換させた後、前記データ出っ ポートの各ピットへ与える送信データ供給手段を 備えた、ゲーム機用通信アダプタ。

# 3、発明の詳細な説明〔産業上の利用分野〕

この発明はゲーム機用通信アダプタに関し、特に例えば複数のゲーム機を接続して対戦ゲームを行う場合のゲームに関連するデータを送受信するために用いられるゲーム機用通信アダプタに関す

る。

#### (従来技術)

従来では、パーソナルコンピュータを使用してデータ通信する場合に長距離の伝送路と交換機を介して通信するので伝送エラーが発生し易いため、伝送制御手順に従ってデークを送受償したり誤り制御を行う高価なモデムが使用されていた。

一方、本類出額人は、簡易な方法でゲームに関するデータを送受信して2台のゲーム機間で対職ゲームを行うものとして、携帯型ドットマトリクス液晶ゲーム機(商品名「CAME BOY」)を2台接続して対戦ゲームを行う技術を提案した。

#### (発明が解決しようとする課題)

モデムを用いデータ適信する技術は、正確にデータを伝送できるが高価となり、低価格化が要請されるゲーム機において対戦ゲームデータを伝送するのに適さない。また、誤り制御等を用いて伝送エラーを低減しようとすれば、そのための処理に時間がかかり、ゲーム処理を実行する時間が制約され、対戦ゲームの面白さを損なうことになる。

3

また、各パーソナルコンピュータにモデムが1台 ずつ接続され、両者が1対1で通信するため、3 人以上の複数で対戦ゲームを行うことが不可能で あった。

それゆえに、この発明の主たる目的は、簡単な 構成で安価にして、複数のプレイヤが相互に関連 しながら対戦ゲームを楽しめるような新規なゲー ム機用通信アダプタを提供することである。

(課題を解決するための手段)

この発明のゲーム機用通信アダブタ(実施例の対するであるとは、10)は、ゲームに関めてある姿を複数のゲーム機に送受すましなであられて、他のゲーム機のがゲーム機(20a~20d)は、ゲームに関するであるデータを入出するをいるでは、ゲームに関するでは、ガーム機が関連がある。これらのゲーム機(20a~20d)と、送受信がのでは、からないでは、対して、複数のゲーム機が関連プタは、バウム機用通信アダブタは、ゲーム機用通信アダブタは、ゲーム機用

グ(11)と、複数の第2の接続具(13a~13d)と、データ入力ポート(181)と、データ出力ポート(182)と、クロック出力ポート(183)と、クロック信号発生手段(14.17)と、フォーマット変換手段(14.15)と、受信データ書込手段(14.15)と、データ供給手段(14.15)とを備える。

#### (作用)

クロック信号発生手段は、 各ゲーム機とのデータ通信に使用される同一のクロック信号を送受信タイミングに同期して、 クロック出力ポートの各ビットに与える。 送受信データー時記憶手段は、 クロック信号に同期して、 各ゲーム機 へ送信 チータと 各ゲーム 機から受信

したゲームに関する受信データとを配憶する。フ

オーマット変換手段は、各ゲーム機からのピット

直列の受信データをビット並列のデータにフォー

#### (発現の効果)

この発明によれば、高価なモデムを用いることなく、簡単な回路で複数のゲームとの間で対戦ゲ

ーマット変換させた後、データ出力ポートの名ど

7

ームに関連するデータを確実に伝送でき、しかも 接続できるゲーム機の台数を増加できるので適用 できる対戦ゲームの種類の多様化が図れる。

#### 〔寒 施 例〕

第1図はこの発明の一実施例のゲーム機用通信 アダプタ(以下「通信アダプク」という)の外観 図である。図において、通信アダプタ10は、3 辺以上の辺をもつ多角形(例えば図示では矩形又 は4角形)のハウジング11を含み、その側面か ら子機となる或るゲーム機 2 0 a (なお、ゲーム 機がドットマトリクス液晶ディスプレイを使用し ているので図示では「DMG」と示す場合もあ る) に接続するためのプラグ付コード12が接続 端子!3aを介して引き出される。ハウジングト Iの他の側面には、複数の他のゲーム機 2 0 b ~ 20 dとコード12.で接続するためのコネクタ 136~13 dが装着される。接続端子13 a及 びコネクタ13b~13dは、例えば送受信デー タをミビット単位で直列伝送するための第1端子 および第2端子と、クロック信号を伝送する第3

۰

端子を含み、必要に応じていずれかのゲーム機から電源供給を受けるためにブラス(第4端子)と グランド(第5端子)の2つの端子を含む。

そして、複数のプレイヤが対戦ゲームを楽しむ場合は、第2図に示すように接続され、名ゲーム機20a~20dの対戦ゲームのために必要なデータが通信アグプタ10を介してそれぞれに伝送される。従って、通信アグプタ10は、データの送受信機能を有することになる。

#### 特朗平 4-176235(4)

ーム機が必ず接続されて通信アダプタ! 9 に電源 を供給するため、接続端子! 3 a を介してブラグ 付コードが接続されるが、これに代えてコネクタ を設けるとともに別のコードを用いてもよい。

٠,

第3図は通信アダプクの一実施例のプロック図である。通信アダプク10は、マイクロプロセッサ(以下「CPU」という)!4を含む。CPU11には、デークバス及びアドレスバスを介して続出専用メモリ(以下「ROM」という)15および書込統出可能メモリ(以下「RAM」という)16が接続される。ROM15は、後述の第7A図〜第7F図に示すフローチャートの動作を実現するためのプログラムデークを記憶している。

RAM16は、入出力デークを一時記憶する入出力バッファ又は送受信バッファとして用いられる。具体的には、RAM16は第4図に示すように送信バッファ領域161と受信バッファ領域162とレジスタ領域163とフラグ領域164を含む。送信パッファ領域161は、ゲーム器20a~20dのそれぞれのゲームに関する1パイト

データを各ゲーム機毎にイバイト(出力ポート) 82の各ビット対応端子から8クロック期間に送 信すべき4パイト) で記憶するものであって、少 なくとも 4 × 4 = 1 6 バイトの記憶容量を有する。 周様に、受信パッファ領域162は、ゲーム器2 0 a ~ 2 0 dのそれぞれのゲームに関する!パイ トデータを各ゲーム機毎に1パイト(入力ポート 181の各ビット対応端子へ8クロック期間に受 信される4パイト)で記憶するものであって、少 なぐとも4×4=16パイトの記憶容量を有する。 レジスタ領域163は、例えば通信サイクルデー タ (S)を一時記憶するレジスク163sと、1パイ トの間隔データ (T) を一時記憶するレジスタ16 3tと、データ数 (n) を一時記憶するレジスタ16 3nとを含む。フラグ領域164は、タイマ割込フ ラグやモードフラグ毎を含む。

また、CPU14には、クロック発振器17. 入力ポート181. 出力ポート182およびクロック出力ポート183が接続される。クロック発振器17は、CPU14のマシンサイクルに相関

1 1

する周波数の基準クロック信号を発生してCPU14に与える。CPU14は、基準クロック信号に基づくサイクルで動作するとともに、1ピットの送信デークを出力し又は受信デークを発生しる。受信が正立を受信しました。とのはに対応する接続学子130および上記各コネクタ131~133に与える。従って、クロック信号発生手段が構成される。

入力ポート」81は、ゲーム機20a~20d のでれぞれに対応する4ピットの記憶部(例えての D型フリップフロップ)を有し、各ケーム機20a~20dから接続端子(図示せず)を介っては選子・182は、4ピットの記憶ででで 機に、名ゲーム機20a~20d~ビットのを で 後端子(図示せず)を介してビット 直列で名ゲー

1 2

ム機 2 0 a~2 0 dへ伝送する。クロック出力ボート」 8 3 は、4 ピットの記憶部を有し、その記憶部に 1 ピットデータの送受信周期に同期して 1 計 と 「0」を交互に記憶することによって 3 と受信に同期したクロック信号を接続端子 1 3 a と各コネクク 1 3 b~1 3 d の各第 3 端子 (図示せず)を介して各ゲーム機 2 0 a~2 0 d に供給する。

さらに、CPU15には、通信サイクルを決定するためにタイマ時間をプリセット可能なハード回路によるタイマ(以下「ハードタイマ」という)19が接続される。なお、図示しないが、CPU15がプログラム処理によるソフト的に)バイト間隔(時間下)を知るために、ソフトタイマ機能も備えている。

第5図は通信アダプタに接続されるゲーム機のプロック図である。各ゲーム機20a~20dは、液晶表示器(LCD)21、表示駆動回路22、表示制御回路23、操作部24、コネクタ25及び通信制御回路26を含む。ゲーム機20a~2

3 dのコネクタ 2 4 には、ゲーム制御や要示制御や通信制御のための各種プログラムデータを記憶した外部メモリカートリッシ 3 0 が 谷脱自在とされる。

液晶表示器 2 1 は、例えばドットマトリクスクセクイプであって、表示駆動回路 2 2 に含まれる 2 2 にないドライバ 2 2 1 とコモンドライバ 2 2 に 2 がイレクトが 3 1 、 C P U メコア 2 3 1 、 A M 2 3 2 、 ダイレントの 1 と 3 2 、 ダイレントの 1 と 3 2 、 ダインの 1 と 3 2 で 3 3 、 ラインパ C D ドライブ信号バッファ 2 3 6 、 表示 R A M 2 3 ? 及び R A M インターフェース 2 3 8 を含む。 これ 1 の 1 の 1 の 2 に 4 4 5 2 号 1 に記載しているので省略する。

通信制御回路 2 6 は、シフトレジスタ 2 6 1. 割込条件検出回路 2 5 2 及び送受信パッファ R A M 2 6 3 を含む。シフトレジスタ 2 6 1 は、通信アダプタ 1 0 からクロック信号 (SCK) によっ

てシフト動作し、CPUコア231の制御の下で 1 バイトの送受信データを並列ロードしかつビッ ト直列データに変換して出力し、または直列デー タの入力をシフトしながら並列データに変換しで CPUコア231に与える働きをする。割込条件 検出回路 2 6 2 は、クロック信号 (SCK) が 8 個与えられる毎(すなわち」バイトデータの送受 信毎)に割込信号を発生して、CPUコア231 に与える。送受信パッファ263は受信パッファ 領域と送信パッファ領域を含み、受信パッファ領 城及び送信バッファ領域が通信アダプターに接続 される台数に相当するバイト数(例えば4バイ ト)をそれぞれ含む。また、通信制御回路26に 関連してコネクタ27が設けられ、コネクタ27 の各端子がシフトレジスタの最上位ビット及び最 下位ピットとクロック信号(SCK)ラインに接 続される。

第6A図および第6B図はこの通信アダプタと ゲーム機間のデータ通信状態の原理を図解的に示 した図であり、特に第6A図は通信アダプタの動

1 5

作モードを示し、第6B図はデーク通信状態における送受信データ記憶用の各RAMエリアとデークの流れの関係を示す。

なお、図示では、送受信データの流れのうち第 1 バイト目を太線、第 2 バイト目を細線、第 3 バ イト目を点線、第 4 バイト目を一点鎖線で示す。

まず、第6A図を参照して、歌作モードの概略を説明する。電源が投入されたときのコネククと6に接続されたとき、通信アダプクトロのCPUに接接統状でB図をが出ている。ではは接続第7C図図をがである。それはは関明する)を実行すががは、CPUI4A図及びする。は近いでは、CPUI4A図及びする。は、CPUI4A図及びする。のB図を参照して詳細に説明する)を実行する。信日の第7D図をがいて、CPUI4A図及びする。ゲートに図及がする)を実行を認明する)を実行する。信日の変を観して詳細に説明する)を実行する。信日の変を観して詳細に説明する)を実行する。

16

また、例えば電源を切らないでゲームを始めからやり直したい場合等のゲーム中にリセットしたいときは、CPU14がリセットモード(後述の第7F図及び第12B図を参照して詳細に説明する)を実行する。

書き込まれる。この動作が4パイトの送信データを伝送するまで繰り返される。但し、第2〜第4パイト目のデータは、1回の送信データが1パイトしかない場合、例えば8ビットオールゼロ等のダミーデータとなる。

一方、CPU15は、1回分の受信デークを受け取ると、では、1回分の受信デークを受け取ると、ではは161の受信デークを受きていません。 20 は別のエリアの各アドレスへを送又は替込む。 このとき、4台のゲーム機20 a~20 はの対でで、4パイトデータの送信によるので、4パイトデータの送信を送信するため、CPU15はゲーム機20 a~20 は別のエリアの第1~第4パイト目のぞれる。

その後、送信バッファ領域162の各ゲーム機に対応する第1~第4バイトの順で、各バイトのデークが対応ビット順にビット直列(すなわち、20a~20dの第iバイトのB0,B1…B7、……

20 a ~ 20 d の 第 4 パイトの B 9.81 … B 7 ) で 各 ゲーム機 20 a ~ 20 d へ 送信される。 このようにして 受信した データが 各 ゲーム機 20 a ~ 20 d の 遂 受信 パッファ 26 3 の 受信 パッファ 領域 に 記憶 される。

第7A図〜第7F図は通信アグプタの助作を説明するためのフローチャートであり、特に第7A図はパワーオン時、第7B図はタイマ割込時、第7C図は接続モード時、第7B図はスタートモード時、第7E図はデータ通信モード時、第7F図・・・・はリセットモード時の場合を示す。

第8図はゲーム機の通信動作を説明するためのフローチャートであり、特に第8A図はメインプログラム、第8B図はSIO割込時の場合を示す。第9A図な知し第12B図はモード別のデータフォーマットの図解図であり、特に第9A図~第9C図は接続情報モード、第11A図及び第11B図はデーク通信モード、第12A図及び第11B図はリセットモードの場合を示す。

1 9

-

次に、各モード別に通信アダプタとゲーム機間 でデータ通信する場合の動作を説明する。

(1) 電源投入処理及びタイマ割込処理

コード12のプラグをゲーム機20aに差込み、ゲーム機20aの電源スイッチ(図示が供給20aの電源スイッチ(図示が供給を放った。 では、 CPU15は第7AM図に示すな投る。 応じて、 CPU15は第7AM図に示えなける。 では、 CPU15は第7AM図に示えないで、 CPU15は第7AM図に示す。 いいて、 ないでは、 CPU15はでは、 CPU15はでは、 CPU15にで、 CPU15にで、 CPU15にで、 CPU15にで、 CPU15にで、 CPU15にで、 CPU15にで、 CPU15にで、 CPU15にで、 CPU15にでは、 CPU15には、 CPU15には、

(2) 接続情報モード

ステップ 4 の待機期間中に、タイマ割込が発生すると、第 7 B 図に示すタイマ割込処理へ進む。すなわち、ステップ 5 において、モードフラグが 0 か否かが判断されるが、電源投入直後はモードフラグ= 0 であるため、ステップ 1 0 (第 7 C 図

2 0

参照)において接続モードが実行される。この接続モードの処理は、コネクタ13 b ~ 1 3 d のうちのどれにゲーム機 2 0 b ~ 2 0 c が接続されているかを知ることにより、送受信の必要なゲーム機間のみでデータの送受を行う目的で行われる。

特開平 4-176235(7)

ステップ12において、まず送信バッファ16 1のゲーム機20aに対応する各エリアの4パイ トにセットされた接続情報データが、フォーマッ ト変換されてビット直列で出力ポート182及び **送統端子!3mを介して各ゲーム機のコネクタ2** 7に与えられる。このとき、CPU15が1ビッ トデータを送信する毎に送受信同期用の1クロッ ク信号を発生し、クロック出力ポート183の各 記憶部に与える。応じて、クロック信号(SC K) が接続端子!3 aを介してゲーム機20 aの コネクタ27に与えられる。これによって、ゲー ム級 2 0 a のシフトレジスタ 2 6 1 のデータが 1 ビットシフトされ、かつ割込条件検出回路262 が1だけカウントアップする。この動作が1パイ ト分行われると、割込条件検出回路262が8個 のクロックの検出に応答して制込信号を発生し、 CPVコア24)に与える。応じて、接続されて いるゲーム機は第3B図の処理を行うが、後述す

このようにして、ゲーム機20aへ送信すべき

イバイトの接続情報データの送信が終了すると、同様にして他のゲーム機20b~20dに対する接続情報データの送信が順次行われた後、次のステップ13へ進む。

ステップ 1 3 において、名ゲーム機 2 0 a ~ 2 0 d は接続情報データの受信に応答して自己が接続されていることを知らせるために、接続認識コード (\$ 8 8 8 ) を 2 バイト分と接続時間コードと一回の通信データ数コードの 4 バイトデータを通信アグプク 1 0 へ 送信する。人 カポート 1 8 1 が・・・ 2 作を受信すると、CPU 1 5 はステップS 1 4 において受信データをフォーマット変換してするにおいてす領域 1 6 1 のゲーム機 2 0 a に対応するエリアへ 資込むことにより、受信デークを格納する。

続くステップ 1 5 においてスタートモードに移行すべき状態か否かを判断するが、そうでなければステップ 1 6 において通信サイクルデータ (S) と通信時間データ (T) をレジスタ領域 1 6 3 にセットした後、元の動作ステップ (S 4 ) へ

2 3

戻る。

そして、数回のタイマ割込動作を繰り返した後、ゲーム機 2 0 a~2 0 dから第 1 0 A 図に示すスタート要求コード(例えば S A A:第 1 0 A 図移 照)があると、上述のステップ 1 5 においてスタートモードへ移行すべき状態であることが判断され、続くステップ 1 7 においてモードに 1 がセットされる。

(3) スクートモード

上述のステップ 4 で待機している間ににタイマ 割込があると、ステップ 5 においてモードフラグ が 0 でないことが判断されて、ステップ 6 へ進む。 ステップ 6 では、モードフラグが 1 であることが 判断されて、スタートモードのサブルーチン ( S 2 0 ) へ進む。

スタートモードでは、第7D図に示すように、ステップ21においてハードタイマの定数としてデータSがハードタイマ19にセットされる。 税くステップ22において、ソフトタイマの定数としてデータTがセットされる。ここでいうソフト

2 4

タイマは、CPUi5が基準クロックに基づいて 計時するものである。また、ハードタイマ19の 定数Sとソフトタイマの定数Tとは、通信回数を n (但し、n = 4, 8, 12, 16のいずれかと する)としたとき、S>T・nに選ばれる。その 理由は、ハードタイマの定数(S)で通信サイク ルの時間(n回分の通信が終わるまでの時間)を 管理し、ソフトタイマの定数(T)で1回の通信 時間を管理しているからである。すなわち、1回 の通信時間(T)を仮にImsとしたとき、nが 4, 8, 12, 16の何れかであるので、5の値 は必ずりに対してそれぞれ4、8、12、16以 上となる。このように設定しなければ、必要回数 の通信が終わる前に通信サイクルが終了し、通信 データの区切り(結果としてゲーム機と通信アダ プタとの同期)が狂ってしまうためである。

ステップ 2 5 において、通信回数データ (n) がレジスタに設定される。続くステップ 2 6 において、モードフラグに 2 が設定されて、次にデーク通信モードを実行すべきことを指定する。ステ

ップ 2 7 において、第10B図に示すスタートコード (例えば 4 パイトの S C C コード) が送信される。その後、ステップ 4 へ戻る。

#### (4) デーク通信モード

上述のステップ 4 で待機している間ににタイマ 割込があると、ステップ 5 においてモードフラグ が 0 でないことが判断され、ステップ 6 において モードフラグが 1 でないことが判断されて、ステップ 7 へ進む。ステップ 7 では、モードフラグが 2 であることが判断されて、デーク通信モードの サブルーチン (S30) へ進む。

データ通信モードでは、第7E図に示すように、ステップ31において上述の接続モードのステップ12と同様にして、 送信データ (第11B図を対して、 送信データ (第11B図を照) が送信されると同時に、 1 ビット送信毎に通信 ロック信号が出力される。 なお、このデータ通信では、 1 回に送信するデータ長が 1 ~ 4 パイトのいずれかによって伝送順序が第11B図のように 変わる。

次のステップ32において、各ゲーム機20a~20dははゲームに関連するデータを通信に発すてクリーンで第11A図に示すデータを通信はゲームに関連する。この場合、各ゲーム機はないが、上の関連するデータの後に何の意味も持たないを所定の下ので、送信データのバイト数を所定の形式に適合させるが、その形式は1~4パイトのののでは、その形式は1~4パイトののででである。これに応答して、通信アグプタ10側のCPU15はゲーム機からの送信データを受信する。

ステップ 3 3 において、CPU! 5 は受信データをRAMに1 6 に告込可能なフォーマットに変換した後、受信パッファ領域 1 6 2 に格納する。その場合の記憶態様は、第 5 B 図に示すようになる。

続くステップ34においてリセットモードに移行すべき状態か否かを判断するが、そうでなければステップ35において受信パッファ領域162のデータを逆フォーマット変換して送信パッファ領域161へ番込んだ後、リクーンする。そして、

2 7

送信バッファ領域161へ書込まれたデータが次のタイマ割込タイミングにおいて、上述のステップ31を再び繰り返す際に、各ゲーム機へ送信される。

一方、いずれかのゲーム機を使用しているプレイヤがリセットスイッチ (図示せず) を操作することにより、リセット要求コード (例えば \$ F F : 第12A図参照) が送信されると、上述のステップ 3 4 においてそのことが判断されて、ステップ 3 6 へ進む。ステップ 3 6 では、モードフラグに 3 がセットされた後、リターンする。

#### (5) リセットモード

再び上述のステップ 4 の待機中に、クイマ割込が発生すると、タイマ割込処理動作へ進む。このとき、ステップ 5 及び 6 の後、ステップ 7 においてモードフラグが 2 でないことが判断されると、ステップ 4 C のリセットモードへ進む。

リセットモードでは、ステップ41(第7F図参照)において、CPU15は第12B図に示すようなリセットコード(SFF)を各ゲーム機2

2 8

0 a~20 dへ送信する。続いて、ステップ 4 2 において、モードフラグに 0 をセットした後、 リクーンする。これによって、リセット要求が発生した場合は、タイマ割込処理において、上述の接続モードから再開することになる。

#### (6) 各ゲーム機側の動作

各ゲーム機20a~20dの動作は、通信アダプタ10の動作説明に関連して簡単に説明したが、以下には第8A図及び第8B図を参照してゲーム機側を主体として通信に関連する動作の詳細を説明する。

状態を知るために通信アダプター 0 を介して他のゲーム 機と対戦ゲームに関するデータを送受自己 つの送信データを予め送信パッファ 領域にひらんでおく。その後、ステップ 5 3 において、 1 でからでおく。その後、ステップ 5 3 において、 終了したかが判断され、終了中心でいないことを判断すると終了後出するまで待機する。この状態において、通信アダブター 0 から通信の込が発生すると、第 8 B 図に示す通信を必要へ進む。

通信割込処理では、ステップ61においてモードレジスタが1かででででででであることとといる。1であることとと判断すると、ステップ64へ進む。ステップ64へ進むでリセットコード(8 FF)が記憶されているか断するとステップ64へ進むによったのないにもない。なお、リセットコードが記憶されてありまするとを判断すると、ステップ63におっての値をりにする)

した後、ステップ61へ進む。

ステップ 6 4 において、送受信パッファRAM 263の送信バッファ領域へ受信データが哲き込 まれるか、又は適信アダプタ10へ送信すべき送 信データが送信パッファ領域へ書き込まれる。統 くステップ 6 5 において、通信回数 レジスタの 癒 に1を加算する。その後、ステップ66において、 通信回数レジスクの値が通信アグプターのから与 えられた通信回数(n)に一致するか否かが判断 される。一致していないことが判断されると、ス テップ67において回数データがストアされた後、 ステップ68において受信待ちょ示すコード(\$ 80)をレジスタへ哲込み、ステップ53へ戻る。 一方、ステップ 5 3 において待機中に通信割込 みが発生して、ステップ61~68の動作を繰り 返している間に、指定の回数だけ通信動作を実行 すると、ステップ66において一致したことが判 断されてステップ69へ進む。ステップ69では、 1サイクルの通信が終了したことを設すために、 通信回数レジスタに①を設定することにより、通

3 1

図である。

信終了フラグを立てる。続いてステップ 6 8 を実行した後、ステップ 5 3 へ戻ると、 1 サイクルの通信が終了したことが判断されて、ステップ 5 1 へ戻る。そのような動作が繰り返される。すなわち、 1 サイクル通信毎にステップ 5 1 及び 5 2 を繰り返すことになる。

なお、上述の説明では、4台のゲーム機が接続された場合を述べたが、接続されていないものについては送信データをそのゲーム機に対応するパッファエリアに售き込まないので、データの送受信が行われないことは言うまでもない。

また、上述の説明では、携帯用ゲーム機に本願 発明を適用した場合を述べたが、この発明はこれ に限らず家庭用テレビゲーム機等にも適用できる。 4、図面の詳細な説明

第 : 図はこの発明の一実施例のゲーム機用通信 アダプクの外観図である。

第 2 図は通信用アダプクの使用状態を示す図解 図である。

第3図は通信用アダプタの一実施例のブロック

第4図は通信用アダプクに含まれるRAM (送受信データー時記憶手段)のマップを表す図である。

3 2

第 5 図は通信用アダプタに接続されるゲーム機の一例を示すプロック図である。

第6A図および第6B図は通信用アダプタとゲーム機間のデータ通信状態を図解的に示し、特に第6A図は通信用アダプタの動作モード、第6B図はデータ通信状態におけるデータの流れと送受信データを記憶する各RAMエリアの関係を示す。

第7A図ないし第7F図は通信アダプタの動作を説明するためのフローチャートを示し、特に第7A図はパフーオン(スクート)時、第7B図はタイマー割込時、第7C図は接続モード、第7D図はスタートモード、第7E図はデータ通信モード、第7F図はリセットモードの場合を示す。


第8A図および第8B図はゲーム機側の通信動作に関するフローチャートを示し、特に第8A図はメインプログラム、第8B図はSIO割込の場


#### 合を示す。


第9 A 図ないし第1 2 B 図は動作モード別のデータフォーマットの図解図であり、特に第9 A 図〜第9 C 図は接続情報モード、第1 0 A 図及び第1 0 B 図はスタートモード、第1 1 A 図及び第1 i B 図はデータ通信モード、第1 2 A 図及び第1 2 B 図はリセットモードの場合を示す。


図において、10はゲーム機用通信アダプタ、1 1 はハウシング、12はプラグ付コード、13 a ないし13 d は接続具、14はマイクロプロセッサ(CPU)、15は読出専用メモリ(ROM)、16は番込読出可能メモリ(RAM;送受信データー時記憶手段)、17はクロック発振器、181は入力ボート、182は出力ポート、183はクロック出力ポート、20a.20b,20cおよび20dはゲーム機を示す。


特許出願人 任天堂株式会社




















【公報種別】特許法第17条の2の規定による補正の掲載 【部門区分】第7部門第3区分 【発行日】平成11年(1999)12月10日

【公開番号】特開平4-176235

.【公開日】平成4年(1992)6月23日

【年通号数】公開特許公報4-1763 -----

【出願番号】特願平2-304850

【国際特許分類第6版】

H04L 29/06

A63F 9/22

(FI)

H04L 13/00 305 B

A63F 9/22 G

手疑额正罚

平成9年11月5日

特許庁長官 殿 1. 専件の収み 平成2年 特許縣 第3G485C号

2. 発明の名称 ゲーム機用造信アダプタ

3. 補正をするもの

事件との関係 特許出議を

住所 〒605 京都市東山区福福上海松町 6 0 等地 名称 任天堂株式会社、任三

(CES W P 19 TEL (076)541-8111

4、補正命令の目付 自発揮正

5. 補正により増加する結束項の数 6

6. 植正の対象 (特別 構成 e 親 思 o 相) 明相号の毎用の詳細な説明の個

7. 補正の内容

(1) 特許請求の範囲を掲載のとおり訂正する。

(2)明細書第6頁第11行の「パッファメモリ(253)」を「パッファメモ

り (263)」と訂正する。

(3) 朝阳書舞: 4首第9行、第14章第12行~第13行、第19頁第6行。 第19頁第14行、第21頁第7行、第23頁第6行、第24頁第11行、第2 6頁第1行、第28頁第9行、第28頁第11行および第29頁第19行の「C

PU15j€「CPU14」と打正する。 (4)明和音第22頁第2行の「コネクタ13b~i3d」を「コネクタ12点 び13b~13d」と訂正する。

(5) 明栩古第22頁第3行の「ゲーム機20b~20c」を「ゲーム機20a ~206」と訂正する。

圝

#### 2、特許顯求の範囲

1 ゲールに関するデータを入出力するための第1の機能科と改受信データを一時担保するバッファメモリとがそれぞれ投げられかつ他のゲーム報のゲール状態に関連しながらゲームを実行する複数のゲーム機が関連的に登録され、ゲールに関するデータを複数のゲーム機に送受するためのゲーム機用退旧アダプタであって、

ハウジング、

前心ハウジングに設けられかつ少なくとも関1の地子と第2の端子と即3の編 子とを含み、各ゲーム機の第1の接続具と複似するための複数の第2の接続具、 前記複数の第2の接続具に報当する数のピット数の記憶部を有し、各ピットが 各第2の根裁具に含まれる第1の細子に認続されたデータ入力ボート、

前記後数の第2の線線具に相当する数のピット数の記憶部を有し、各ピットが各第2の線線具に含まれる第2の様子に披続されたデータ出力ポート、

前記収数の第2の記録具に相当する数のビット数の記憶器を有し、各ビットが 各第2の接続具に含まれる第3の電子に接続されたクロック出力ボート、

前記ゲーム機とのデータ連倡に使用される四一のクロック信号を、前局クロッ ク出力ボートの各ピットに与えるクロック信号発生子段。

前記クロック信号に同期して、前記5ゲーム機へ送信するゲームに関する選供 データと各ゲーム機から受応したゲームに関する受信データとを記憶する送受信 データー時記憶手段、

簡記さゲーム機からのビット直列の受信データをビット専列のデータにフォーマット受換し、又は延信すべきビット等列データをビット直列のデータにフォーマット変換するフォーマット変換す及、

前記クロック信号に両期して、前記各ゲーム機から受信した前記データ入力ポートのデータのうちピット対応のデータを前記フォーマット変換手段によってフォーマット変換された後、前記送受信データー時記憶手段へ書込む受信データ書 込ま者 および

前記クロック語号に何期して、前記送受信データー時間違手段に記憶されている送信データを前記各ゲーム機へ送信するために、送受信データー時記憶予及に

5 可能人出力争段は、前記度数のゲーム装置から交信したデータを配施する 手限を与する人力ボートおよび最数のゲーム保管に送信すべきデータを配施する 手段を有する出力ボートを含むことを特徴とする。第次項4に記載の連携アダブ を4。

7 前記接取の外部コネクタボートの名々は、人力データを受出するための第 1の相手と、出力データを設備するための第2の第千と、2ロック個号を受信するための第3の第三とを含むことを整度とする。請求項4に記載の通信アダプタ 記録されている近似データを読出して前記フォーマット変換予覧にピット対応の データにフォーマット変換させた後、前記データ出力ボートのもピットへ与える 送信データ供給予及を据えた、ゲーム機用透信フダブタ。

2. 向記送受信データー時配恒手段は、送回バッファ恒波および受信バッンス 銀銭を信え、

取記受優パップァ領域は、それぞれが前尾接数のゲーム機に対応するパップァ 短観を含み、各パップァ領域は、1つのゲーム機のための通信ゲータを配置する 延携位限と、他のゲーム機に対応するダミーデータを足換する最適位限とを育ま ることを特殊とする、痛味項」に記載のゲーム機能通信フタブタ。

3 前記談問パックア関係は、それぞれが前記版表のゲーム機にお広するパック と関係を含め、各パッファ領域は、それぞれのゲーム機のための受得ゲーチを 配位する配度位置に分割されていることを特徴とする。将求項2に最級のゲーム 機用減値アダプタ。

4 名々がゲームプログラムを実行する中央監理手段を有するような規数のケニム状態と共に用いられ、手効定められたゲーム状態を表すデータを発生する過程とグラグをあって、

<u>各々が前配ゲーム装置の関連する」つと結合されているような複数</u>の外部コ<u>ネ</u> クタボートを<u>有するハウジング、</u>

前温模数のゲーム装置のための適信および受得デ<u>ータを記憶するためのパップ</u> **工規基に仕切られた**ランダムアクセスメモリ。

的記憶数の外部コキクタポートに結合され、そこからデータを受信し、そこへ データを送回するための入出力手段、

前記入出り子段に結合され、前記後数のゲール接触から交通したデータを処理 し、および前記処理されたデータを前記ランダムアクセスメモリに責き込み、自 記取数のゲーム發展に送信するために前記ランダムアクセスメモリからデータを 続み出すための処理手段を備えた、孟信アダプタ。

5 さらじ、前記処理子校に結合されたプログラムメモリおよび前配中央処理 子校に結合されたハードウエアケイマを含むことを特徴とする。前未収4に配数の返還のグブタ。

# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-176235

(43) Date of publication of application: 23.06.1992

(51)Int.CI.

H04L 29/06 A63F 9/00 A63F 9/22

H04L 12/44

(21)Application number : **02-304850** 

(71)Applicant: NINTENDO CO LTD

(22) Date of filing:

08.11.1990

(72)Inventor: OKADA SATOSHI


YAMAGAMI HITOSHI YAMANO KATSUYA

## (54) COMMUNICATION ADAPTOR FOR GAME MACHINE

### (57) Abstract:

PURPOSE: To surely send a data relating to a match game with respect to plural games by reading a transmission data stored in a transmission reception data temporary storage means synchronously with a clock signal and converting the format of the data into that of bit correspondence.

CONSTITUTION: Upon the receipt of one reception data, a CPU 15 transfers or writes a reception data of a reception buffer area 161 to each address of an area of a transmission buffer area 162 corresponding to each of game machines 20a-20d. Then a data of each byte is sent to each of the game machines 20a-20d in bit serial in the order of relevant bits and in the order of 1st-4th bytes of the transmission buffer area 162 corresponding



to each game machine. Thus, the received data is stored in a reception buffer area of a transmission reception buffer of each of the game machines 20a-20d.

### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final-disposal for application]-

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office